• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明之薄膜電晶體係將於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物作為活性層，且場效遷移率為25 cm2/Vs以上。區域1 0.58≦In/(In+Ga+Zn)≦0.68 0.15<Ga/(In+Ga+Zn)≦0.29 區域2 0.45≦In/(In+Ga+Zn)<0.58 0.09≦Ga/(In+Ga+Zn)<0.20 區域3 0.45≦In/(In+Ga+Zn)<0.58 0.20≦Ga/(In+Ga+Zn)≦0.27
    公开号:TW201301524A
    申请号:TW101116732
    申请日:2012-05-10
    公开日:2013-01-01
    发明作者:Masayuki Itose；Mami Nishimura；Hirokazu Kawashima；Misa Sunagawa；Masashi Kasami；Koki Yano
    申请人:Idemitsu Kosan Co；
    IPC主号:H01L29-00
    专利说明:
    薄膜電晶體
    本發明係關於一種薄膜電晶體、濺鍍靶及該等之製造方法。
    近年來，業界正盛行稱為8K4K(SHV，Super Hi-Vision，超高清)或4K2K之超高精細之顯示器、240 Hz(4倍速)或480 Hz(8倍速)等高頻率之顯示器、各種方式之3D(Three Dimension，立體)顯示器等下一代顯示器之開發。另一方面，為了實現上述下一代高性能之液晶顯示器或有機顯示器，若利用控制顯示之薄膜電晶體(TFT，Thin Film Transistor)之遷移率為0.5 cm2/Vs左右之非晶矽則性能不足。因此TFT之高性能化(高遷移率化)變得重要。
    最初，下一代顯示器用TFT之遷移率以2~8 cm2/Vs左右為目標，但最近期待20 cm2/Vs以上、25 cm2/Vs以上、進而30 cm2/Vs以上之遷移率(非專利文獻1)。
    又，於平板PC(Pesonal Computer，個人電腦)或智慧型手機等所使用之中小型之顯示器中，亦正進行高精細化或驅動電路等周邊電路於基板上之形成。先前於中小型之顯示器中，於需要較高之遷移率之情形時使用低溫多晶矽(LTPS，Low Temperature Polysilicon)。然而成本較高、適用製品有限，業界期待可廉價地製造30 cm2/Vs左右之高遷移率之TFT之技術(非專利文獻1)。
    另一方面，由細川等人發現包含氧化銦及氧化鋅之n型半導體材料以來(專利文獻1)，包含氧化銦及氧化鋅之各種氧化物膜正作為半導體材料而受到關注。尤其是包含氧化銦、氧化鋅及氧化鎵之非晶質之氧化物膜可製作10 cm2/Vs左右之TFT，故而正作為可於自中小型之顯示器至大面積之顯示器廉價地製作高遷移率之TFT的技術而受到關注。
    作為上述氧化物膜之成膜方法，研究有濺鍍、PLD(Pulsed Laser Deposition，脈衝雷射沈積)、蒸鍍等物理成膜或溶膠-凝膠法等化學成膜，作為可於相對低溫下大面積均勻成膜之方法，以濺鍍法為中心進行研究。
    先前，使用包含氧化銦、氧化鋅及氧化鎵之氧化物半導體製作TFT之研究係以In、Ga、Zn之組成比以原子比計In：Ga：Zn=1：1：1或2：2：1者為中心而進行研究。利用該等組成，所製作之TFT之遷移率通常為10 cm2/Vs左右，尚未達到可工業製造下一代顯示器或代替LTPS所必需之30 cm2/Vs左右之高遷移率之TFT。
    亦於元件構成或TFT之製造條件等方面進行製作高遷移率之TFT之嘗試。然而係使用膜厚較薄、W/L較小、積層構造之難以工業化之絕緣膜等大面積之製作較為困難且缺乏再現性之製造法，或有出現斷態電流較高、S值較大等其他問題之情況，尚未達到實用化。
    另一方面，改變In、Ga、Zn之組成比而謀求高性能化之研究係以共濺鍍法(專利文獻2、3，非專利文獻2)、或製作各種組成之氧化物靶(專利文獻4)而完成。然而尚未達到可製作顯示出下一代顯示器或代替LTPS所必需之30 cm2/Vs左右之高遷移率的實用性之TFT。
    此外亦進行有包含氧化銦、氧化鋅及氧化鎵之濺鍍靶之研究，但尚未達到可製作30 cm2/Vs左右之高遷移率之TFT(專利文獻5、6)。
    包含氧化物燒結體之濺鍍靶根據組成比不同而適當之性狀或燒結條件不同。因此，慣例為於發現有希望之材料或組成後研究濺鍍靶之適當之性狀或燒結條件。因此，於謀求如上所述使用包含氧化銦、氧化鋅及氧化鎵之氧化物半導體之TFT之高性能化之研究中，亦使用共濺鍍而進行高性能之組成比之探索(專利文獻2、3，非專利文獻2)。
    然而，即便如上所述利用共濺鍍改變組成比亦未達到可製作30 cm2/Vs左右之高遷移率之TFT。 先前技術文獻 專利文獻
    專利文獻1：日本專利特開2006-114928號公報
    專利文獻2：日本專利特開2007-281409號公報
    專利文獻3：日本專利特開2009-21536號公報
    專利文獻4：國際專利公開第2009/075281號手冊
    專利文獻5：國際專利公開第2008/072486號手冊
    專利文獻6：國際專利公開第2009/148154號手冊 非專利文獻
    非專利文獻1：International TFT Conference 2010,S6(p314-317),Matsueda
    非專利文獻2：Joonchul Moon,et.al,Jornal 0f the Korean Physical Society,vil.53,No.4,October 2008,pp.2029~2032
    本發明之目的在於提供一種高遷移率之薄膜電晶體、其製造方法及其製造所使用之濺鍍靶。
    另一方面，本發明者等人多年來付出大量之努力，對各組成比研究濺鍍靶之適當之性狀或製造條件，進而使用該濺鍍靶研究TFT之製作條件，並以可製作高性能之TFT之濺鍍靶為目標而繼續研究。並且，終於開發出可製作顯示出30 cm2/Vs左右之高遷移率之TFT的濺鍍靶及TFT。
    其結果，藉由使用本發明之濺鍍靶製作TFT，可利用容易工業應用之方法製作顯示出30 cm2/Vs左右之高遷移率之TFT。
    再者，令人驚訝的是本發明之濺鍍靶所包含之原子之組成比(原子比)與藉由共濺鍍法而發現之最佳組成比(專利文獻2)不同。推測其原因在於：利用組成比研究所使用之共濺鍍法所製作之氧化物膜與利用工業上通常之平行板型之濺鍍法所製作之氧化物膜的構造或膜質不同，故而電氣性質亦不同。
    認為於共濺鍍法中，粒子相對於基板斜入射而成膜之方面、或就S-T間距離(基板與濺鍍靶間之距離)較長之方面等與平行板型之濺鍍法不同，飛至基板上之濺鍍粒子之成分或能量不同。推測此情況與膜構造或膜質之不同、進而與TFT特性之不同相關聯。
    如此，由於利用共濺鍍法難以發現最佳之組成，故而認為先前未達到顯示出30 cm2/Vs左右之高遷移率之TFT之製作。
    根據本發明，提供以下之薄膜電晶體等。
    1.一種薄膜電晶體，其將於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物作為活性層，且場效遷移率為25 cm2/Vs以上，
    區域1
    0.58≦In/(In+Ga+Zn)≦0.68
    0.15<Ga/(In+Ga+Zn)≦0.29
    區域2
    0.45≦In/(In+Ga+Zn)<0.58
    0.09≦Ga/(In+Ga+Zn)<0.20
    區域3
    0.45≦In/(In+Ga+Zn)<0.58
    0.20≦Ga/(In+Ga+Zn)≦0.27。
    2.如上述1之薄膜電晶體，其中場效遷移率為30 cm2/Vs以上。
    3.一種濺鍍靶，其包含於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物燒結體，
    區域1
    0.58≦In/(In+Ga+Zn)≦0.68
    0.15<Ga/(In+Ga+Zn)≦0.29
    區域2
    0.45≦In/(In+Ga+Zn)<0.58
    0.09≦Ga/(In+Ga+Zn)<0.20
    區域3
    0.45≦In/(In+Ga+Zn)<0.58
    0.20≦Ga/(In+Ga+Zn)≦0.27。
    4.如上述3之濺鍍靶，其中上述氧化物燒結體之比電阻未達15 mΩcm，且相對密度超過97%。
    5.如上述3或4之濺鍍靶，其中上述氧化物燒結體於上述區域1之原子比之範圍內含有元素In、Ga及Zn，且含有(InGaO3)ZnO所表示之同型結構化合物、及In2O3所表示之方鐵錳礦結構化合物。
    6.如上述3或4之濺鍍靶，其中上述氧化物燒結體於上述區域2之原子比之範圍內含有元素In、Ga及Zn，且含有利用X射線繞射測定(Cukα射線)於入射角(2θ)為7.0°~8.4°、30.6°~32.0°、33.8°~35.8°、53.5°~56.5°及56.5°~59.5°各位置上觀測到繞射峰之氧化物。
    7.如上述3或4之濺鍍靶，其中上述氧化物燒結體於上述區域3之原子比之範圍內含有元素In、Ga及Zn，且含有(InGaO3)ZnO所表示之同型結構化合物。
    8.一種濺鍍靶之製造方法，其係製造如上述3至7中任一項之濺鍍靶之方法，該濺鍍靶之製造方法包括如下步驟：於400℃~800℃間以2.5℃/分以下進行升溫；於800℃~燒結溫度間以1.0℃/分以下進行升溫；及以燒結溫度為1300~1450℃、燒結時間為6~48小時進行燒結。
    9.一種薄膜電晶體之製造方法，其係製造如上述1或2之薄膜電晶體之方法，且該薄膜電晶體之製造方法包括使用如上述3至7中任一項之濺鍍靶製作氧化物薄膜之步驟。
    根據本發明，可提供一種高遷移率之薄膜電晶體、其製造方法及其製造所使用之濺鍍靶。
    本發明之薄膜電晶體(TFT)將於下述區域1、2或3之範圍(原子比)內含有元素In、Ga及Zn之氧化物作為活性層，
    區域1
    0.58≦In/(In+Ga+Zn)≦0.68
    0.15<Ga/(In+Ga+Zn)≦0.29
    區域2
    0.45≦In/(In+Ga+Zn)<0.58
    0.09≦Ga/(In+Ga+Zn)<0.20
    區域3
    0.45≦In/(In+Ga+Zn)<0.58
    0.20≦Ga/(In+Ga+Zn)≦0.27。
    上述之原子比與下述之濺鍍靶之原子比相對應。
    又，本發明之薄膜電晶體之場效遷移率為25 cm2/Vs以上。
    作為活性層之氧化物所包含之各元素之原子比係利用電感耦合電漿發光分析裝置(ICP-AES，Inductively Coupled Plasma-Atomic Emission Spectrometry)對含有元素進行定量分析而求出。
    具體說明ICP-AES分析。若利用噴霧器使溶液試樣成為霧狀而導入於氬電漿(約6000~8000℃)中，則試樣中之元素吸收熱能而被激發，軌道電子自基態移動至較高之能階軌道。該軌道電子於10-7~10-8秒鐘左右移動至更低之能階軌道。此時能量之差以光之形式放射而發光。由於該光顯示元素固有之波長(光譜線)，故可藉由光譜線之有無而確認元素之存在(定性分析)。
    又，由於各光譜線之大小(發光強度)與試樣中之元素數成比例，故而可藉由與已知濃度之標準溶液比較而求出試樣濃度(定量分析)。
    於利用定性分析確定所含有之元素後，利用定量分析求出含量，並根據其結果求出各元素之原子比。
    本發明之TFT之場效遷移率較佳為25 cm2/Vs以上，更佳為28 cm2/Vs以上，尤佳為30 cm2/Vs以上。
    若場效遷移率為25 cm2/Vs以上，則可於面板上將驅動電路等周邊電路構成於較小之面積中。若為30 cm2/Vs以上，則可進而縮小TFT，故而亦可期待於智慧型手機或平板終端等移動用機器之面板中之應用。
    再者，場效遷移率越高則越佳，其上限值並無特別限定，但認為例如為100 cm2/Vs左右。
    作為電晶體特性之評價項目，除場效遷移率以外，例如可列舉閾值電壓(Vth)、導通/斷開(On/Off)比、S值等。
    場效遷移率可根據線形區域或飽和區域之特性而求出。例如於線形區域中，可列舉藉由根據傳輸特性之結果製作Id-Vg之圖表，並算出Vg-跨導(Gm)而導出場效遷移率之方法。再者，Gm由(Id)/(Vg)表示。於本發明中只要未特別說明，則場效遷移率係利用上述方法評價。上述Id為源極-汲極電極間之電流，Vg為於源極-汲極電極間施加電壓Vd時之閘極電壓。
    閾值電壓例如於線性區域中可列舉取Id=10-9A時之Vg之值之方法。又，導通/斷開比例如可列舉將Vg=-15 V之Id之值設為斷開電流值，將Vg=20 V之Id之值設為導通電流值而決定導通/斷開比之方法。
    關於S值，可列舉製作logId-Vg之圖表並根據Id=10-10A~10-9A之斜率藉由(Vg)/(logId)而決定之方法。
    本發明之TFT之S值較佳為0.6(V/decade)以下，更佳為0.5(V/decade)以下，尤佳為S值為0.4(V/decade)以下。若S值為0.6(V/decade)以下則可期待驅動時之消耗電力之降低。
    TFT通常係藉由於在源極-汲極電極間施加5~20 V左右之電壓Vd時，使閘極電壓Vg於0 V及5~20 V之間切換而控制(導通斷開)源極-汲極電極間之電流Id。
    測定TFT之傳輸特性時之條件通常如下所示。
    Vg：-15 V~20 V
    Vd：0.1 V、1 V、10 V
    本發明之TFT之活性層可使用以下說明之濺鍍靶進行製造。
    濺鍍靶包含於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物燒結體。
    區域1
    0.58≦In/(In+Ga+Zn)≦0.68
    0.15<Ga/(In+Ga+Zn)≦0.29
    區域2
    0.45≦In/(In+Ga+Zn)<0.58
    0.09≦Ga/(In+Ga+Zn)<0.20
    區域3
    0.45≦In/(In+Ga+Zn)<0.58
    0.20≦Ga/(In+Ga+Zn)≦0.27
    若於區域1之範圍內，則可獲得遷移率較高且S值尤其小之TFT，故而較佳。又，由於Ga相對較多，故而可期待短波長之穿透率較高且光電流較小之TFT。進而，對草酸系蝕刻液之蝕刻速度與非晶質透明電極(氧化銦鋅或ITO(Indium Tin Oxide))接近而易於進行步驟設計。
    區域1尤佳為以下之範圍。
    0.58≦In/(In+Ga+Zn)<0.65
    0.15<Ga/(In+Ga+Zn)≦0.29
    0.13≦Zn/(In+Ga+Zn)
    若將In/(In+Ga+Zn)設為未達0.65，則容易使S值降低。又，容易設為常斷開。若將Ga/(In+Ga+Zn)設為超過0.15，則可期待耐濕性之提昇。若Zn/(In+Ga+Zn)為0.13以上，則容易降低燒結體之比電阻。又，於製作TFT時容易進行蝕刻而不易殘留殘渣。
    若於區域2之範圍內，則可獲得遷移率較高且S值較小之TFT故而較佳。
    區域2尤佳為以下之範圍。
    0.45≦In/(In+Ga+Zn)<0.58
    0.10≦Ga/(In+Ga+Zn)<0.20
    若In/(In+Ga+Zn)為0.45以上則可期待較高之遷移率。
    若Ga/(In+Ga+Zn)小於0.20則常斷開動作變得容易。
    若於區域3之範圍內，則與區域1或區域2相比場效遷移率變得稍低，但可獲得S值較小之TFT。
    區域3更佳為以下之範圍。
    0.45≦In/(In+Ga+Zn)<0.58
    0.20<Ga/(In+Ga+Zn)<0.25
    若Ga/(In+Ga+Zn)小於0.25則遷移率變高。若大於0.20則短波長之光之穿透率變高而可期待光電流之降低。
    若In/(In+Ga+Zn)為0.45以上則可期待較高之遷移率。
    構成濺鍍靶之氧化物燒結體較佳為具有氧缺損。氧缺損量較佳為根據組成比而計算之氧原子之含量之1×10-7~3×10-1倍之範圍。若於上述範圍內，則容易降低比電阻。
    靶(燒結體)之氧缺損量更佳為根據組成比而計算之氧原子之化學計量比之1×10-7倍以上且未達1×10-3倍。尤佳為未達5×10-4倍。若未達1×10-3倍，則於將半導體膜成膜時有充分之經活化之氧而可期待閾值電壓不易為負。
    於將靶(燒結體)之氧缺損量設為上述範圍時，較佳為不進行燒結後之還原處理。又，燒結較佳為不於氮氣環境下進行而於大氣環境或氧氣環境下進行。
    氧缺損量可利用燒結條件或燒結時、升溫時、降溫時之環境等而調整。又，亦可藉由於燒結後進行還原處理等而調整。再者，若具有富In層，則即便不於燒結後進行還原處理亦容易將氧缺損量調整為上述範圍內。
    所謂氧缺損量，係將自化學計量之氧離子之數減去1莫耳之氧化物結晶中所含有之氧離子之數而得之值以莫耳單位表示之值。氧化物結晶中所含有之氧離子之數例如可藉由利用紅外線吸收光譜測定於碳粉末中加熱氧化物結晶而生成之二氧化碳之量而算出。又，化學計量之氧離子之數可根據氧化物結晶之質量算出。
    上述氧化物燒結體較佳為於90 μm×90 μm之範圍內直徑為3 μm以上之銦缺損之部分(ZnGa2O4化合物等)之個數為10個以下，更佳為5個以下，尤佳為1個以下。由於銦缺損之部分之電阻容易變高，故而若其個數較少則可期待減少異常放電之產生。上述係利用EPMA(Electron Probe Microanalyzer，電子探針微量分析器)進行測定。
    EPMA可於下述條件下進行測定。
    ‧裝置：日本電子股份有限公司JXA-8200
    ‧測定條件：加速電壓：15 kV、照射電流：50 nA、照射時間(每1部位)：50 mS
    上述氧化物燒結體之氮含量較佳為5 ppm(原子)以下。於氧化物燒結體之氮含量超過5 ppm之情形時，有無法充分抑制所獲得之靶之濺鍍時之異常放電及於靶表面之吸附氣體量之虞，進而有靶中之氮與銦於濺鍍時進行反應生成黑色氮化銦(InN)並混入半導體膜中而使良率降低之虞。
    為了將氮含量設為上述時，通常將燒結時之氮分壓設為未達1氣壓，較佳為將氮分壓設為0.8氣壓以下，更佳為將氮分壓設為0.5氣壓以下，尤佳為於氧氣環境下進行燒結。
    上述氧化物燒結體較佳為比電阻未達15 mΩcm且相對密度超過97%。
    比電阻更佳為10 mΩcm以下，尤佳為5 mΩcm以下。又，通常為0.1 mΩcm以上。若比電阻未達15 mΩcm，則即便於進行AC(Alternate Current，交流)濺鍍時靶亦不易破裂，若為10 mΩcm以下，則即便於進行AC濺鍍或DC(Direct Current，直流)濺鍍時靶亦不易破裂。
    又，若比電阻為15 mΩcm以上，則於濺鍍中進行電漿放電時必須施加較高之電壓，並有濺鍍成膜時之碎屑成分變化且膜質變化之虞。比電阻可利用本實施例所記載之方法進行測定。
    相對密度更佳為98%以上，尤佳為99%以上。又，通常未達100%。若相對密度超過97%，則有濺鍍速率變快、強度變高且不易破裂等效果。相對密度可利用本實施例所記載方法進行測定。
    本發明之濺鍍靶亦可於無損本發明之效果之範圍內含有上述In、Ga、Zn以外之其他金屬元素，例如Sn、Ge、Si、Ti、Zr、Hf等。於本發明中，靶所含有之金屬元素亦可實質上僅為In、Ga及Zn。再者，所謂「實質上」，意指不含由於原料或製造步驟等而不可避免地含有之雜質等以外之元素。
    於構成濺鍍靶之氧化物燒結體在區域1之範圍內含有元素In、Ga、Zn之情形時，較佳為包含(InGaO3)ZnO所表示之同型結構化合物及In2O3所表示之方鐵錳礦結構化合物。
    可利用X射線繞射測定(XRD，X Ray Diffraction)而確認包含(InGaO3)ZnO所表示之同型結構及In2O3所表示之方鐵錳礦結構。XRD例如可藉由本實施例所記載之裝置、條件進行。
    於InGaO3(ZnO)m(m為1~20之整數)所表示之晶體結構之m=1之情形時，為InGaO3(ZnO)。InGaO3(ZnO)m所表示之晶體結構稱為「六方晶系層狀化合物」或「同型相之晶體結構」，係包含重合有若干層不同物質之結晶層之具有長週期之「自然超晶格」結構之結晶。
    於結晶週期或各薄膜層之厚度為奈米程度之情形時，根據該等各層之化學組成或層之厚度之組合，可獲得與單一之物質或者均勻地混合各層而得之混晶之性質不同之固有特性。
    同型相之晶體結構例如可根據粉碎靶而得之粉末或對靶直接進行測定所得之X射線繞射圖案與依據組成比假定之同型相之晶體結構X射線繞射圖案一致而確認。具體而言，可根據與依據JCPDS(Joint Committee of Powder Diffraction Standards，粉末繞射標準聯合委員會)卡片所獲得之同型相之晶體結構X射線繞射圖案一致而確認。於InGaO3(ZnO)之情形時，為JCPDS卡片No.38-1104。
    所謂In2O3所表示之方鐵錳礦結構(或稀土類氧化物C型之晶體結構)，於具有(Th 7，Ia3)之空間群之立方晶系中，亦指Mn2O3(I)型氧化物晶體結構。利用X射線繞射表示JCPDS卡片No.6-0416之圖案。Sc2O3、Y2O3、Tl2O3、Pu2O3、Am2O3、Cm2O3、In2O3、ITO(於In2O3中摻雜10 wt%左右以下之Sn而得者)表示該晶體結構(日本學術振興會透明氧化物光電子材料第166委員會「透明導電膜之技術」，Ohm公司)。
    可根據利用X射線繞射表示JCPDS卡片No.6-0416之圖案而確認表示稀土類氧化物C型之晶體結構。
    稀土類氧化物C型之晶體結構由於化學計量比為M2X3-故而成為由MX2(M：陽離子、X：陰離子)所示之化合物之晶體結構之一之螢石型晶體結構之4個陰離子中失去1個之結構。陰離子(通常於氧化物之情形時為氧)相對於陽離子進行6配位，剩餘之2個陰離子位空出。空出之陰離子位亦稱為准離子位(「透明導電膜之技術」)。
    氧(陰離子)對陽離子6配位之稀土類氧化物C型之晶體結構具有氧八面體共稜結構。若具有氧八面體共稜結構，則作為陽離子之p金屬之ns軌道互相重合而形成電子傳導路，有效質量變小並顯示較高之電子之遷移率。
    若稀土類氧化物C型之晶體結構於X射線繞射下顯示JCPDS卡片No.6-0416之圖案，則化學計量比亦可偏離M2X3。即，亦可為M2O3-d。
    於構成濺鍍靶之氧化物燒結體在區域2之範圍內含有元素In、Ga、Zn之情形時，較佳為包含利用X射線繞射測定(Cukα射線)於入射角(2θ)為下述A~E之各位置上觀測到繞射峰之氧化物(氧化物A)(條件1)。
    A. 2θ=7.0°~8.4°(較佳為7.2°~8.2°)
    B. 2θ=30.6°~32.0°(較佳為30.8°~31.8°)
    C. 2θ=33.8°~35.8°(較佳為34.3°~35.3°)
    D. 2θ=53.5°~56.5°(較佳為54.1°~56.1°)
    E. 2θ=56.5°~59.5°(較佳為57.0°~59.0°)
    氧化物A更佳為滿足下述條件2。
    條件2：於2θ為30.6°~32.0°(上述範圍B)及33.8°~35.8°(上述範圍C)之位置上所觀測到之繞射峰之一者為主波峰，另一者為次波峰。所謂主波峰，係指於2θ為5~80°之範圍內強度最強之波峰(波峰高度較高之波峰)，所謂次波峰，係指強度第2強之波峰。
    氧化物A更佳為滿足下述條件3。
    條件3：於利用X射線繞射測定(Cukα射線)而獲得之圖表中，於下述F~K之區域內觀測到繞射峰。
    F. 2θ=14.8°~16.2°(較佳為15.0°~16.0°)
    G. 2θ=22.3°~24.3°(較佳為22.8°~23.8°)
    H. 2θ=32.2°~34.2°(較佳為32.7°~33.7°)
    I. 2θ=43.1°~46.1°(較佳為43.6°~45.6°)
    J. 2θ=46.2°~49.2°(較佳為46.7°~48.7°)
    K. 2θ=62.7°~66.7°(較佳為63.7°~65.7°)
    將上述氧化物之X射線繞射圖表之例示於圖1中。圖中，A~K表示上述各波峰位置。再者，橫軸為2θ，縱軸為強度。XRD例如可藉由本實施例所記載之裝置、條件進行。
    滿足上述條件1及2之氧化物結晶不存在於JCPDS卡片中，係迄今為止尚未確認之新穎結晶。
    於圖2中表示氧化物A之X射線繞射圖表、InGaO3(ZnO)2(JCPDS：40-0252)所示之晶體結構及In2O3(ZnO)2(JCPDS：20-1442)所示之晶體結構。
    氧化物A之結晶之X射線繞射圖表與InGaO3(ZnO)2(JCPDS：40-0252)所示之晶體結構、及In2O3(ZnO)2(JCPDS：20-1442)所示之晶體結構類似。然而，如圖2所示，氧化物A具有InGaO3(ZnO)2特有之波峰(上述區域A之波峰)、及In2O3(ZnO)2特有之波峰(上述區域D及E之波峰)。
    因此，可判斷氧化物A具有與InGaO3(ZnO)2及In2O3(ZnO)2均不同之新週期性。即，氧化物A與InGaO3(ZnO)2及In2O3(ZnO)2不同。
    關於上述區域B之波峰，該波峰位於In2O3(ZnO)2與InGaO3(ZnO)2之主波峰之間，即於31°附近與32°附近之間。因此，移動至較InGaO3(ZnO)2之主波峰更低角側(認為晶格間距離擴大)，並移動至較In2O3(ZnO)2之主波峰更高角側(晶格間距離變窄)。
    認為In2O3(ZnO)m所表示之晶體結構具有InO1.5層、InZnO2.5層與ZnO層以1：1：(m-1)之比率週期性重複之結構。
    又，認為InGaO3(ZnO)m所表示之晶體結構中，InO1.5層、GaZnO2.5層與ZnO層以1：1：(m-1)之比率週期性重複。
    如此，In2O3(ZnO)m所表示之晶體結構或InGaO3(ZnO)m之利用X射線繞射之測定結果係波峰位置不同(晶格間距離不同)但圖案相似者。
    推測上述氧化物A之晶體結構係與上述之In2O3(ZnO)m或InGaO3(ZnO)m同樣地包含「六方晶系層狀化合物」或「同型相之晶體結構」之結晶。
    又，氧化物A之晶體結構之X射線繞射圖案尤其是與In2O3(ZnO)2類似。其中已知表示In2O3(ZnO)2之晶體結構之氧化物若不於超過1550℃之高溫下煅燒則難以合成。另一方面，氧化物A之晶體結構可於1550℃以下之低溫下燒結，認為就生成溫度方面而言亦係新穎晶體結構。
    於氧化物A中，若藉由X射線繞射測定表示上述條件1、或條件1及2特有之繞射圖案，則即便氧化物之氧過剩或不足(氧缺損)均無妨(氧元素之原子比亦可偏離化學計量比)。
    若氧化物之氧過剩，則有於製成靶時電阻變得過高之虞，故而較佳為具有氧缺損。
    於構成濺鍍靶之氧化物燒結體在區域3之範圍內含有元素In、Ga、Zn之情形時，氧化物燒結體較佳為包含(InGaO3)ZnO所表示之同型結構化合物。
    根據上述之濺鍍靶，可藉由工業上廣泛使用之平行板型之濺鍍而製造高性能之TFT(高遷移率、低S值)。
    繼而，對本發明之濺鍍靶之製造方法進行說明。 (1)調配步驟
    調配步驟係混合作為濺鍍靶之原料之金屬氧化物之步驟。
    作為原料，使用銦化合物之粉末、鎵化合物之粉末、鋅化合物之粉末等粉末。成為靶之原料之各金屬化合物之比表面積(BET(Brunauer-Emmett-Teller，布厄特)比表面積)可藉由JIS Z 8830所記載之方法而測定。作為銦之化合物，例如可列舉氧化銦、氫氧化銦等。作為鎵之化合物，例如可列舉氧化鎵、氫氧化鎵等。作為鋅之化合物，例如可列舉：氧化鋅、氫氧化鋅等。作為各化合物，就易於燒結且難以殘留副生成物方面而言，較佳為氧化物。
    又，原料之純度通常為2 N(99質量%)以上，較佳為3 N(99.9質量%)以上，尤佳為4 N(99.99質量%)以上。若純度低於2 N則有耐久性降低，於用於液晶顯示器時雜質進入液晶側而燒附之虞。
    較佳為使用金屬鋅(鋅粉末)作為原料之一部分。若於原料之一部分中使用鋅末，則可減少白斑之生成。
    較佳為混合金屬氧化物等靶之製造所使用之原料，並使用通常之混合粉粹機，例如濕式球磨機或珠磨機或者超音波裝置而均勻地混合、粉碎。
    於使用濕式球磨機之情形時，混合粉碎之時間通常為0.5~60小時，較佳為6~48小時，更佳為8~36小時。若未達0.5小時，則有因原料之分散不良而產生白斑或黑點等外觀不良之虞。若超過60小時，則有於混合時進行反應而產生預想外之結晶型之虞。
    氧化銦、氧化鎵、氧化鋅之比表面積(BET比表面積)通常分別為3~18 m2/g、3~18 m2/g、3~18 m2/g，較佳分別為7~16 m2/g、7~16 m2/g、3~10 m2/g，更佳分別為7~15 m2/g、7~15 m2/g、4~10 m2/g，尤佳分別為11~15 m2/g、11~15 m2/g、4~5 m2/g。
    若比表面積過小，則有於燒結體中各元素之凝集體成長、原料粉末之結晶型殘留、生成設想外之結晶型而使性狀變化之虞。若比表面積過大，則有生成設想外之結晶型而使性狀變化、引起分散不良而產生外觀不良或特性之不均等之虞。 (2)預燒步驟
    預燒步驟係於獲得作為濺鍍靶之原料之化合物之混合物後對該混合物進行預燒的視需要而設置之步驟。
    若進行預燒則變得容易提昇密度而較佳，但有成本上升之虞。因此，更佳為不進行預燒而提昇密度。
    於預燒步驟中，較佳為於500~1200℃、1~100小時之條件下對金屬氧化物之混合物進行熱處理。其原因在於：於未達500℃或未達1小時之熱處理條件下，有時銦化合物或鋅化合物、錫化合物之熱分解不充分。另一方面，係由於在熱處理條件超過1200℃之情形時或超過100小時之情形時，有時產生粒子之粗大化。
    因此，尤佳為於800~1200℃之溫度範圍內於2~50小時之條件下進行熱處理(預燒)。
    再者，此處所獲得之預燒物較佳為於下述成形步驟及煅燒步驟前進行粉碎。 (3)成形步驟
    成形步驟係對金屬氧化物之混合物(於設置有上述預燒步驟之情形時為預燒物)進行加壓成形而製成成形體之步驟。藉由該步驟，可將靶成形為較佳之形狀。於設置有預燒步驟之情形時，可將預燒物之微粉末造粒後藉由加壓成形而成形為所期望之形狀。
    作為本步驟中可使用之成形方法，例如亦可列舉：模具成形、鑄漿成形、射出成形等，為了獲得燒結密度較高、比電阻較小、均質之燒結體(靶)，較佳為利用冷均壓(CIP，Cold Isostatic Pressure)、熱均壓(HIP，Hot Isostatic Pressing)等進行成形。若僅為加壓成形(單軸加壓)，則有壓力產生不均而生成預想外之結晶型之虞。
    再者，於成形處理時，亦可使用聚乙烯醇或甲基纖維素、聚蠟、油酸等成形助劑。
    成形體之厚度通常為6 mm以上，較佳為8 mm以上，尤佳為10 mm以上。若未達6 mm則有於燒結時收縮而變得過薄故而產生熱傳導率之不均而生成假定外之結晶型，使結晶粒徑變得過大之虞。 (4)燒結步驟
    燒結步驟係煅燒上述成形步驟所獲得之成形體之必需之步驟。
    為了控制氮含量及氧缺損量，較佳為於含氧之環境、氧氣環境或氧氣加壓下進行。
    燒結時之升溫速度通常為4℃/分以下，較佳為3℃/分以下。若為4℃/分以下則不易產生龜裂。
    進而，升溫速度較佳為於常溫~400℃之間為2.5℃/分以下，於400℃~800℃之間為2.5℃/分以下，於800℃~燒結溫度之間為1.0℃/分以下。
    常溫~400℃之間之升溫速度更佳為1.0℃/分以下。若常溫~400℃之間之升溫速度為1.0℃/分以下，則可期待減少燒結體中之空隙或提昇相對密度。
    800℃~燒結溫度之間之升溫速度更佳為0.9℃/分以下。若800℃~燒結溫度之間之升溫速度為0.9℃/分以下，則容易生成本發明之結晶型。
    燒結通常於1100~1600℃下進行1~100小時。若於1300~1450℃下進行6~48小時則較佳。
    於濺鍍靶為區域2之組成時，若藉由以下燒結方法則容易生成氧化物A。
    於400℃~1000℃之間以2.5℃/分以下進行升溫，並於1350~1400℃下燒結20~48小時，於400℃~1000℃之間以2.5℃/分以下進行升溫，並於1400~1490℃下燒結6~20小時，或於400℃~1000℃之間以2.5℃/分以下進行升溫，並於1490~1650℃燒結2~6小時。
    又，較佳為於800~燒結溫度之間以1.0℃/分以下進行升溫，且將燒結溫度設為1350~1500℃，將燒結時間設為6~24小時。
    燒結時之降溫速度通常為4℃/分以下，較佳為2℃/分以下，更佳為1℃/分以下，進而較佳為0.8℃/分以下，尤佳為0.5℃/分以下。若為4℃/分以下則容易獲得本發明之結晶型。又，不易於降溫時產生龜裂。
    又，亦可於升溫中途停止升溫一次而以保持溫度保持，以2階段以上進行燒結。
    再者，燒結時之升溫速度及降溫速度之下限值並無特別限定，若考慮生產性，則通常較佳為0.1℃/分以上。於為其以下之升溫及降溫速度之情形時，由於生產中之燒結時間超過500小時，故而生產性明顯惡化並且亦變得難以控制。 (5)還原步驟
    還原步驟係為了將上述燒結步驟所獲得之燒結體之體電阻於靶整體中降低而進行還原處理的視需要而設置之步驟。
    作為可於正式步驟中應用之還原方法，例如可列舉利用還原性氣體之方法或者真空煅燒或利用惰性氣體之還原等。
    於利用還原性氣體之還原處理之情形時，可使用氫氣、甲烷、一氧化碳、或該等氣體與氧氣之混合氣體等。
    於利用惰性氣體中之煅燒之還原處理之情形時，可使用氮氣、氬氣、或該等氣體與氧氣之混合氣體等。
    其中，於欲將靶(燒結體)之氧缺損量設為特定量以下之情形時，較佳為不進行燒結後之還原處理。 (6)加工步驟
    加工步驟係用以將以如上所述之方式進行燒結而獲得之燒結體進而切削加工成適於裝載於濺鍍裝置中之形狀並且安裝底板等安裝用夾具的視需要而設置之步驟。
    磨削前之燒結體之厚度較佳為5.5 mm以上，更佳為6 mm以上，尤佳為8 mm以上。磨削通常係單面為0.2 mm以上，較佳為0.5 mm以上，進而較佳為2 mm以上。藉由製作厚度較厚之燒結體並充分磨削而有可製作均質之靶之優點。
    為了將氧化物燒結體製成濺鍍靶原材料，例如利用平面磨削盤對該燒結體進行磨削而製成表面粗糙度(Ra)為5 μm以下之原材料。此處，亦可進而對濺鍍靶之濺鍍面實施鏡面加工而將平均表面粗糙度(Ra)設為1000埃以下。該鏡面加工(研磨)可使用機械研磨、化學研磨、機械化學研磨(機械研磨與化學研磨之併用)等已知之研磨技術。例如，可藉由利用固定研磨粒拋光儀(拋光液：水)拋光為#2000以上，或利用游離研磨粒研磨具(研磨材：SiC膏等)進行研磨後將研磨材替換為鑽石膏進行研磨而獲得。此種研磨方法並無特別限制。
    將所獲得之濺鍍靶原材料焊接於底板上。靶之厚度通常為2~20 mm，較佳為3~12 mm，尤佳為4~10 mm。又，亦可將複數之靶安裝於一個底板上而實質上作為1個靶。又，表面較佳為利用200~10,000號之鑽石磨石進行精加工，尤佳為利用400~5,000號之鑽石磨石進行精加工。若使用小於200號或大於10,000號之鑽石磨石則有靶容易破裂之虞。
    較佳為靶之表面粗糙度Ra≦0.5 μm，且具備無方向性之研磨面。若Ra大於0.5 μm、或研磨面具有方向性，則有引起異常放電或產生微粒之虞。
    繼而，可於淨化處理中使用鼓風或者流水清洗等。於利用鼓風去除異物時，可藉由自噴嘴之相對側利用集塵機進行吸氣而更加有效地去除。再者，由於若利用以上之鼓風或流水清洗則存在極限，故而亦可進而進行超音波清洗等。於頻率為25~300 KHz之間多重振動而進行該超音波清洗之方法較為有效。例如於頻率為25~300 KHz之間，以每25 KHz使12種頻率多重振動而進行超音波清洗即可。
    繼而，對本發明之TFT之各層進行說明。
    關於基板之材料並無特別限制，可使用於本技術領域中公知者。例如可使用：矽酸鹼系玻璃、無鹼玻璃、石英玻璃等玻璃基板，矽基板，亞克力、聚碳酸酯、聚萘二甲酸乙二酯(PEN，polyethylene naphthalate)等樹脂基板，聚對苯二甲酸乙二酯(PET，polyethylene terephthalate)、聚醯胺等高分子膜基材等。
    半導體層(亦稱為通道層或活性層)較佳為非晶質膜。藉由為非晶質膜，可改善絕緣膜與保護層之密接性，即便為大面積亦可容易地獲得均勻之電晶體特性。此處，可藉由X射線晶體結構分析而確認半導體層是否為非晶質膜。未能觀測到明確之波峰之情形時為非晶質。
    膜厚通常為5~200 nm，較佳為20~150 nm，更佳為30~100 nm。若為5 nm以上則可期待特性之再現性。若為200 nm以下，則可於大型顯示器之製造時以可經濟地採用之製程時間(每1片於1個步驟中所使用之時間)進行製造。為了獲得較高之遷移率，尤佳為100 nm以下。又，於如大型液晶顯示器之製造時般製作超過2 m之大型基板時，為了確保面內之均勻性，尤佳為超過30 nm。
    通道長(L)較佳為1~50 μm，進而較佳為3~40 μm，尤佳為5~25 μm。若超過50 μm，則有電晶體之尺寸變得過大而集成度降低之虞。若未達1 μm則於光微影術中必需較高之精度，有變得難以於大面積顯示器等中採用之虞。
    通道寬(W)較佳為1~500 μm，進而較佳為3~100 μm，尤佳為5~50 μm。若超過500 μm，則有電晶體變得過大而集成度降低之虞。若未達1 μm則於光微影術中必需較高之精度，有變得難以於大面積顯示器等中採用之虞。
    通道寬(W)與通道長(L)之比W/L通常為0.1~10，較佳為0.5~5。若為上述範圍內則面板之設計較容易。
    本發明之TFT亦可具有通道層之保護層。
    形成通道層之保護層之材料並無特別限制。可於無失本發明之效果之範圍內任意選擇通常所使用者。例如可使用：SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、Hf2O3、CaHfO3、PbTi3、BaTa2O6、SrTiO3或AlN等氧化物。
    於該等中，較佳為使用SiO2、SiNx、Al2O3、Y2O3、Hf2O3或CaHfO3，更佳為SiO2、SiNx、Y2O3、Hf2O3或CaHfO3，尤佳為SiO2、Y2O3、Hf2O3或CaHfO3。該等氧化物之氧數亦可未必與化學計量比一致(例如可為SiO2亦可為SiOx)。又，SiNx亦可包含氫元素。
    此種保護膜亦可為將不同之2層以上之絕緣膜積層而成之構造。
    閘極絕緣膜通常包含比介電係數為2~10之介電質材料。若閘極絕緣膜之比介電係數為2以上，則可製作遷移率較高之TFT。又，若為10以下則可期待遲滯較小之TFT。閘極絕緣膜之比介電係數較佳為2.5~10之範圍內，更佳為3~6之範圍內。閘極絕緣膜之比介電係數可藉由介電係數測定裝置而測定。
    所謂比介電係數(relative permittivity、dielectric constant)係介質之介電係數與真空之介電係數之比ε/ε0=εr。比介電係數為無因次量，與所使用之單位系統無關而取一定之值。
    作為比介電係數為2~9之介電質材料，SiO2、SiNx、SiON、Al2O3等工業實際成效亦較高，且容易大面積應用而較佳。尤其是SiO2、SiNx容易應用於顯示器中而較佳。再者，作為上述介電質材料之氧化物之氧數亦可未必與化學計量比一致(例如可為SiO2--亦可為SiOx)。又，SiNx亦可包含氫元素。
    再者，本發明之場效型電晶體之閘極絕緣膜亦可為將不同之2層以上之絕緣膜積層而成之結構。
    又，閘極絕緣膜可為結晶質、多晶質、非晶質中之任一者，但較佳為工業上易於製造之多晶質或非晶質。
    關於包含比介電係數為2~9之介電質材料之閘極絕緣膜之形成，例如於使用矽基板之情形時，可藉由將矽基板熱氧化並將矽基板之表面製成包含SiOx之熱氧化膜(層)而進行。又，於使用矽基板以外之基板之情形時，例如可藉由利用電漿化學氣相沈積裝置(PECVD，Plasma Enhanced Chemical Vapor Deposition)將SiNx及/或SiOx成膜而形成閘極絕緣膜。
    作為閘極絕緣膜，SiOx或SiNx、及其積層膜或混合膜有於大面積中之工業化實際成效並且可廉價且均勻地製作而更佳。
    形成閘極電極、源極電極及汲極電極各電極之材料並無特別限制，可於無失本發明之效果之範圍內任意選擇通常所使用者。
    例如可使用：氧化銦錫(ITO)、氧化銦鋅、ZnO、SnO2等透明電極，或Al、Ag、Cr、Ni、Mo、Au、Ti、Ta、Cu等金屬電極，或包含該等之合金之金屬電極。
    繼而，對本發明之TFT之製造方法進行說明。
    TFT之各構成構件(層)可利用本技術領域中公知之方法形成。
    具體而言，作為成膜方法，可使用：噴霧法、浸漬法、CVD法(Chemical Vapor Deposition，化學氣相沈積法)等化學成膜方法，或濺鍍法、真空蒸鍍法、離子電鍍法、脈衝雷射沈積法等物理成膜方法。
    就容易控制載子密度且容易提昇膜質之方面而言，較佳為使用物理成膜方法，其中，就生產性較高之方面而言，更佳為使用濺鍍法。
    所形成之膜可藉由各種蝕刻法而圖案化。
    本發明之TFT之通道層(半導體層)較佳為藉由使用本發明之濺鍍靶，並利用DC或AC濺鍍進行成膜而形成。藉由使用DC或AC濺鍍，與RF(Radio Frequency，射頻)濺鍍之情形相比可減少成膜時之損傷。因此，於製成TFT時可期待遷移率之提昇等效果。
    再者，由於若使用本發明之靶則比電阻較小、密度較高，故而即便藉由DC或AC濺鍍進行成膜亦不易引起龜裂之產生等故障。
    較佳為於通道層之成膜中包括通道層之氧化處理步驟。作為氧化處理，可列舉下述者。
    ．將濺鍍時之氧分壓設為0.1 Pa以上。
    ．於0.1~10 Pa之氧氣環境下，進行150~400℃、0.2~5小時之熱處理(氧退火)。
    ．於氧電漿環境下進行成膜(氧電漿處理)。
    又，較佳為於在基板上形成通道層(半導體層)與通道層(半導體層)之保護層後，於70~350℃下進行熱處理。若低於70℃，則有所獲得之電晶體之熱穩定性或耐熱性降低、遷移率變低、S值變大、或閾值電壓變高之虞。另一方面，若高於350℃，則有無法使用無耐熱性之基板，又，花費熱處理用之設備費用之虞。
    熱處理較佳為於惰性氣體中或者氧氣存在下進行。尤其是若於氧分壓為1氣壓以上之氧氣加壓下進行，則即便濺鍍時之氧分壓較低亦可製作常斷開之TFT而較佳。
    若於在半導體膜上形成保護膜後進而進行熱處理，則可期待面內均勻性之提昇。 實施例 實施例1 (1)氧化物燒結體之製作
    作為燒結體之原料，使用In2O3(純度為4 N，Nippon Rare Metal公司製造，BET表面積為15 m2/g)、Ga2O3(純度為4 N，Nippon Rare Metal公司製造，BET表面積為15 m2/g)、及ZnO(純度為4 N，高純度化學公司製造，BET表面積為4 m2/g)。
    將該等原料以原子比成為In：Ga：Zn=60：20：20之方式進行稱量，並利用球磨機混合粉碎。於粉碎後，自然乾燥並進行造粒，進而對所獲得之造粒粉末進行CIP(冷間靜水等方壓加壓)處理而獲得成形體。
    將所獲得之成形體於以下條件下進行燒結。
    燒結環境：氧氣
    升溫速度(室溫~400℃)：0.5℃/分
    升溫速度(400℃~轉換溫度)：1.0℃/分
    轉換溫度：800℃
    升溫速度(轉換溫度~燒結溫度)：0.3℃/分
    燒結溫度：1400℃
    燒結時間：24小時
    冷卻速度(燒結溫度~室溫)：0.3℃/分
    不進行還原條件下之熱處理(後處理)。對厚度為8 mm之燒結體之兩面進行磨削、研磨而使厚度成為6 mm，製成直徑為2吋之靶原材料。 (2)靶用燒結體之評價
    所獲得之靶用燒結體係藉由下述方法而評價。將結果示於表1中。
    元素組成比(原子比)：藉由感應電漿分析裝置(ICP-AES)進行測定。
    X射線繞射測定(XRD)：於下述條件下直接測定靶用燒結體之表面。
    ‧裝置：Rigaku股份有限公司Ultima-III
    ‧X射線：Cu-Kα射線(波長為1.5406 Å，利用石墨單色器而單色化)
    ‧2θ-θ反射法、連續掃描(1.0°/分)
    ‧取樣間隔：0.02°
    ‧狹縫DS、SS：2/3°，RS：0.6 mm
    電阻率(比電阻)：使用電阻率計(三菱化學股份有限公司製造，Loresta)並基於四探針法(JIS R 1637)進行測定，將10處之平均值設為電阻率值。
    相對密度：根據自原料粉之密度所計算之理論密度並根據利用阿基米德法所測定之燒結體之密度，藉由下述計算式而算出。
    相對密度(%)=(利用阿基米德法所測定之密度)÷(理論密度)×100
    再者，利用微量總氮分析裝置(TN)測定燒結體中之氮含量。燒結體之氮含量為5 ppm以下。
    微量總氮分析裝置(TN)於元素分析之中僅將氮(N)、或僅將氮(N)及碳(C)作為對象元素，用於用以求出氮量、或氮量及碳量之分析。於TN中，使含氮無機物或含氮有機物於觸媒存在下分解，將N轉化為一氧化氮(NO)，使該NO氣體與臭氧進行氣相反應，利用化學發光而發出光並根據其發光強度而進行N之定量。
    對燒結體之表面鼓風，進而進行3分鐘超音波清洗後，利用焊銦將其焊接於無氧銅製之底板上而製成靶。 (3)薄膜電晶體(TFT)之製作
    使用所製作之濺鍍靶，利用以下方法製作頂部接觸底部閘極型之TFT，並進行評價。
    基板係使用附有熱氧化膜之n型高摻雜矽基板。將基板設為閘極電極，將100 nm之熱氧化膜(SiO2絕緣膜)設為閘極絕緣膜。
    於在矽基板上安裝通道層形成用之遮罩之後，藉由DC濺鍍法使用上述(1)所製作之靶，於表1所示之成膜條件下成膜，形成厚度為50 nm之半導體膜(通道層)。其後，於大氣中300℃下進行60分鐘熱處理。
    安裝源極電極及汲極電極形成用之遮罩並利用RF濺鍍法將Au成膜，形成源極電極及汲極電極。其後，於大氣中300℃下進行60分鐘熱處理，獲得通道長為100 μm、通道寬為2000 μm之電晶體。 (4)TFT之評價
    藉由ICP-AES測定通道層之元素組成比(原子比)。
    又，使用半導體參數分析儀(Keithley公司製造，4200SCS)及手動探針儀(SUSS MicroTec公司製造之EP-6或PM-5)測定TFT之傳輸特性，並評價遷移率(場效遷移率(μ))、及S值。
    於TFT之測定時，為了降低大氣中之水蒸氣對TFT之影響，於即將測定前為止利用加熱板對TFT進行110℃之加熱。又，將TFT放置於探針儀上，對TFT吹附氮氣並經過2分鐘以上後，於室溫、遮光環境下進行TFT之測定。
    傳輸特性之測定條件係如下所示。將結果示於表1中。
    Vg：-15 V~20 V
    Vd：0.1 V、1 V、10 V
    測定速度：快(FAST) 實施例2~13、比較例1、2
    除將靶之原子比變更為如表1般以外，與實施例1同樣地進行靶之製作、評價並進行TFT之製作、評價。任一燒結體(靶)之氮含量均為5 ppm以下。將結果示於表1中。 比較例3~5
    使用In2O3、ZnO、Ga2O3之3個靶，藉由利用RF濺鍍之共濺鍍法，以成為表2所示之原子組成比之方式調整各陰極之功率而將氧化膜成膜並作為活性層，於表2所示之條件下製作、評價TFT。其他操作係與實施例1同樣地進行。將結果示於表2中。 實施例14
    使用實施例1所製作之濺鍍靶，利用以下之方法製作、評價底部閘極-頂部接觸型之TFT。將底部閘極-頂部接觸型TFT之元件構造示於圖3中。
    具體而言，於使用上述濺鍍靶在附有熱氧化膜22之Si基板21上將氧化物膜25成膜後，進行圖案化、電極形成等而形成元件。
    元件之構造為底部閘極-頂部接觸型，閘極電極21中使用n+-Si，絕緣膜22中使用SiO2，源極-汲極電極24、27，23、26中使用Ti23、26及Au24、27之積層體。通道寬及通道長分別為150 μm、10 μm，活性層25之膜厚為40 nm。
    與實施例1同樣地評價所製作之TFT。將結果示於表2中。 實施例15
    除使用實施例8所製作之靶以外，與實施例14同樣地進行TFT之製作、評價。將結果示於表2中。 實施例16
    除使用實施例12所製作之靶以外，與實施例14同樣地進行TFT之製作、評價。將結果示於表2中。 實施例17
    使用實施例1之靶，使用光微影(脫膜)，獲得將SiO2作為閘極絕緣膜、將Ti/Au作為源極電極、汲極電極、將利用PECVD製作之100 nm之SiO2作為保護膜的通道長為20 μm、通道寬為10 μm之電晶體。與實施例1同樣地進行TFT之評價。將結果示於表2中。 實施例18
    降低氧分壓，作為代替而於TFT製作後於氧氣環境下進行10氣壓、250℃、1小時之利用高壓氧退火之氧化處理，除此以外，與實施例17同樣地進行TFT之製作、評價。將結果示於表2中。

    產業上之可利用性
    本發明之薄膜電晶體可用作顯示裝置、尤其是大面積之顯示器用。
    於上文中對本發明之若干實施形態及/或實施例進行詳細說明，業者容易實質上不脫離本發明之新穎之指示及效果而對該等作為例示之實施形態及/或實施例施加多種變更。因此，該等多種變更包含於本發明之範圍內。
    將該說明書所記載之文獻之內容全部引用於此。
    圖1係表示氧化物A之波峰A~K之X射線繞射圖表。
    圖2係表示氧化物A之X射線繞射圖表、以及InGaO3(ZnO)2(JCPDS：40-0252)及In2O3(ZnO)2(JCPDS：20-1442)之晶體結構的圖。
    圖3係表示本實施例14所製作之TFT之元件構造之圖。
    权利要求:
    Claims (9)
    [1] 一種薄膜電晶體，其將於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物作為活性層，且場效遷移率為25 cm2/Vs以上，區域1 0.58≦In/(In+Ga+Zn)≦0.68 0.15<Ga/(In+Ga+Zn)≦0.29區域2 0.45≦In/(In+Ga+Zn)<0.58 0.09≦Ga/(In+Ga+Zn)<0.20區域3 0.45≦In/(In+Ga+Zn)<0.58 0.20≦Ga/(In+Ga+Zn)≦0.27。
    [2] 如請求項1之薄膜電晶體，其中場效遷移率為30 cm2/Vs以上。
    [3] 一種濺鍍靶，其包含於下述區域1、2或3之原子比之範圍內含有元素In、Ga及Zn之氧化物燒結體，區域1 0.58≦In/(In+Ga+Zn)≦0.68 0.15<Ga/(In+Ga+Zn)≦0.29區域2 0.45≦In/(In+Ga+Zn)<0.58 0.09≦Ga/(In+Ga+Zn)<0.20區域3 0.45≦In/(In+Ga+Zn)<0.58 0.20≦Ga/(In+Ga+Zn)≦0.27。
    [4] 如請求項3之濺鍍靶，其中上述氧化物燒結體之比電阻未達15 mΩcm，且相對密度超過97%。
    [5] 如請求項3之濺鍍靶，其中上述氧化物燒結體於上述區域1之原子比之範圍內含有元素In、Ga及Zn，且包含以(InGaO3)ZnO表示之同型結構化合物與以In2O3表示之方鐵錳礦結構化合物。
    [6] 如請求項3之濺鍍靶，其中上述氧化物燒結體於上述區域2之原子比之範圍內含有元素In、Ga及Zn，且含有利用X射線繞射測定(Cukα射線)於入射角(2θ)為7.0°~8.4°、30.6°~32.0°、33.8°~35.8°、53.5°~56.5°及56.5°~59.5°各位置上觀測到繞射峰之氧化物。
    [7] 如請求項3之濺鍍靶，其中上述氧化物燒結體於上述區域3之原子比之範圍內含有元素In、Ga及Zn，且含有以(InGaO3)ZnO表示之同型結構化合物。
    [8] 一種濺鍍靶製造方法，其係製造如請求項3至7中任一項之濺鍍靶之方法，該濺鍍靶之製造方法包括如下步驟：於400℃~800℃間以2.5℃/分以下進行升溫；於800℃~燒結溫度間以1.0℃/分以下進行升溫；及以燒結溫度為1300~1450℃、燒結時間為6~48小時進行燒結。
    [9] 一種薄膜電晶體之製造方法，其係製造如請求項1或2之薄膜電晶體之方法，且該薄膜電晶體之製造方法包括使用如請求項3至7中任一項之濺鍍靶製作氧化物薄膜之步驟。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI543378B|2016-07-21|Thin film transistor
    JP6314198B2|2018-04-18|複合酸化物焼結体及びそれからなるスパッタリングターゲット
    JP5928856B2|2016-06-01|ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
    JP5096250B2|2012-12-12|酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
    CN105924137B|2020-02-18|In-Ga-Sn系氧化物烧结体、靶、氧化物半导体膜、及半导体元件
    TWI472503B|2015-02-11|A composite oxide sintered body and a sputtering target comprising the same
    JP5690063B2|2015-03-25|Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
    JP4875135B2|2012-02-15|Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
    JPWO2009157535A6|2013-03-04|ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
    JP2017206430A|2017-11-24|Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体
    WO2011061939A1|2011-05-26|スパッタリングターゲット及びそれを用いた薄膜トランジスタ
    JP5501306B2|2014-05-21|Ｉｎ−Ｇａ−Ｚｎ−Ｏ系スパッタリングターゲット
    同族专利:
    公开号 | 公开日
    US20140084289A1|2014-03-27|
    JP5767015B2|2015-08-19|
    CN103518263B|2017-06-23|
    KR20140022874A|2014-02-25|
    KR102048689B1|2019-11-26|
    JP2012238678A|2012-12-06|
    KR20190053299A|2019-05-17|
    CN103518263A|2014-01-15|
    US9054196B2|2015-06-09|
    TWI543378B|2016-07-21|
    KR101979468B1|2019-05-16|
    WO2012153494A1|2012-11-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9583633B2|2013-03-08|2017-02-28|Samsung Display Co., Ltd.|Oxide for semiconductor layer of thin film transistor, thin film transistor and display device|
    US10439068B2|2015-02-12|2019-10-08|Semiconductor Energy Laboratory Co., Ltd.|Oxide semiconductor film and semiconductor device|JP5006598B2|2005-09-16|2012-08-22|キヤノン株式会社|電界効果型トランジスタ|
    JP4318689B2|2005-12-09|2009-08-26|出光興産株式会社|ｎ型無機半導体、ｎ型無機半導体薄膜及びその製造方法|
    JP2007212699A|2006-02-09|2007-08-23|Idemitsu Kosan Co Ltd|反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法|
    CN103320755A|2006-12-13|2013-09-25|出光兴产株式会社|溅射靶及氧化物半导体膜|
    KR100889688B1|2007-07-16|2009-03-19|삼성모바일디스플레이주식회사|반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터|
    JPWO2009075281A1|2007-12-13|2011-04-28|出光興産株式会社|酸化物半導体を用いた電界効果型トランジスタ及びその製造方法|
    JP2009253204A|2008-04-10|2009-10-29|Idemitsu Kosan Co Ltd|酸化物半導体を用いた電界効果型トランジスタ及びその製造方法|
    JP5403390B2|2008-05-16|2014-01-29|出光興産株式会社|インジウム、ガリウム及び亜鉛を含む酸化物|
    KR101346472B1|2008-06-06|2014-01-02|이데미쓰 고산 가부시키가이샤|산화물 박막용 스퍼터링 타겟 및 그의 제조 방법|
    CN102245532A|2008-12-15|2011-11-16|出光兴产株式会社|复合氧化物烧结体及由其构成的溅射靶|
    KR101267164B1|2009-06-05|2013-05-24|제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤|산화물 소결체, 그 제조 방법 및 산화물 소결체 제조용 원료 분말|
    JP5387247B2|2009-09-07|2014-01-15|住友電気工業株式会社|導電性酸化物|JP6167039B2|2011-08-22|2017-07-19|出光興産株式会社|Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体|
    JP5883990B2|2013-03-29|2016-03-15|Ｊｘ金属株式会社|Ｉｇｚｏスパッタリングターゲット|
    US20170076943A1|2014-03-14|2017-03-16|Sumitomo Metal Mining Co., Ltd.|Oxide sintered body, sputtering target, and oxide semiconductor thin film obtained using sputtering target|
    FR3031834B1|2015-01-21|2018-10-05|Centre National De La Recherche Scientifique |Fabrication d'un support semi-conducteur a base de nitrures d'elements iii|
    CN105543836B|2015-12-15|2017-11-21|西北工业大学|增材制造同轴送粉喷嘴汇聚特性测试装置|
    JP6138307B2|2016-03-09|2017-05-31|Ｊｘ金属株式会社|スパッタリングターゲット及びその製造方法|
    KR102115126B1|2018-02-08|2020-05-25|미쓰비시 마테리알 가부시키가이샤|산화물 스퍼터링 타깃, 및 산화물 스퍼터링 타깃의 제조 방법|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011105721A|JP5767015B2|2011-05-10|2011-05-10|薄膜トランジスタ|
    [返回顶部]